PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-268345

(43) Date of publication of application: 22.09.1994

(51)Int.CI.

H05K 1/11 H05K 1/03 H05K 3/22 H05K 3/40

(21)Application number : **05–077840**

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

05.04.1993

(72)Inventor: HATAKEYAMA AKIHITO

SOGO HIROSHI KOJIMA TAMAO HORIO YASUHIKO

TSUKAMOTO KATSUHIDE

FUKUMURA TAIJI

(30)Priority

Priority number: 04113527 Priority date: 06.05.1992 Priority country: JP

04127160 20.05.1992 20.07.1992 JP
05 3263 12.01.1993


JP

(54) CIRCUIT FORMING BOARD AND PRODUCTION THEREOF

(57)Abstract:

PURPOSE: To produce a circuit forming board in which inner via holes can be connected stably between arbitrary electrode layers using a noncompressive porous material as a starting basic material, and to obtain a circuit board and a multilayer circuit board employing it.

CONSTITUTION: A conductive material is compacted in order to connect metal foils electrically by a step for making a through hole in a noncompressive porous basic material 2 having a releasing film 1 and filling the through hole 3 with a conductive paste 3 to permeate the basic material 2 with the binder component of the paste 4 thus increasing the compositional ratio of conductive substance to the binder in the paste, and a step for peeling off the releasing film 1 and cladding the surftace of the basic material with a metal foil 5 and then thermally compressing the laminate.



LEGAL STATUS

[Date of request for examination]

14.09.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-268345

(43)公開日 平成6年(1994)9月22日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FΙ			;	技術表示箇所
H 0 5 K	1/11	N	7511-4E					
	1/03	Z	7011-4E					
	3/22	Z	7511-4E					
	3/40	K	7511-4E					
				審查請求	未請求	請求項の数22	OL	(全 11 頁)
(21)出願番号		特顯平5-77840		(71)出願人	000005821			
					松下電器	器產業株式会社		
(22)出願日 平)		平成5年(1993)4月	平成5年(1993)4月5日		大阪府門真市大字門真1006番地			

(31)優先権主張番号 特願平4-113527 (32)優先日 平4(1992)5月6日

(33)優先権主張国 日本(JP)
(31)優先権主張番号 特願平4-127160
(32)優先日 平4(1992)5月20日
(33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平4-178019 (32)優先日 平4(1992)7月6日 (33)優先権主張国 日本(JP) 大阪府門真市大字門真1006番地
(72)発明者 畠山 秋仁
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 十河 寛
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 小島 環生

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(74)代理人 弁理士 小鍜治 明 (外2名)


最終頁に続く

(54) 【発明の名称 】 回路形成用基板の製造方法および回路形成用基板

(57)【要約】

【目的】 出発基材に被圧縮性の多孔質基材を使用し、 任意の電極層間のインナビアホール接続を安定に行うこ とが可能な回路形成用基板の製造方法およびそれを用い た回路基板並びに多層回路基板を得る。

【構成】 離形性フィルム1を備えた被圧縮性の多孔質 基材2に貫通孔3を設け、前記貫通孔3に導電性ペースト4を充填してペースト中のバインダ成分を基材2中に 浸透させてペースト中のバインダに対する導電物質の構成比を増大させる工程、離形性フィルム1を剥離した基材面に金属箔5を張り合わせて加熱加圧し、積層基材を圧縮する工程によって導電物質を緻密化させて金属箔間の電気的接続を図る。



[特許請求の範囲]

【請求項1】離型性フィルムを備えた被圧縮性を有する 多孔質基材に貫通孔を設ける工程と、前記貫通孔に導電 性ペーストを充填する工程と、前記貫通孔に前記導電性 ペーストを充填した前記多孔質基材から前記離型性フィ ルムを剥離する工程と、前記多孔質基材の前記離型性フ ィルムを剥離した面に金属箔を張り合わせる工程と、前 記金属箔を張り合わせた前記多孔質基材を加熱加圧して 圧縮する工程とを有する回路形成用基板の製造方法。

【請求項2】離型性フィルムを備えた被圧縮性を有する 多孔質基材に貫通孔を設ける工程と、前記貫通孔に導電 性ペーストを充填し、かつ前記導電性ペースト中のバイ ンダに対する導電物質の構成比を増大させる工程と、前 記貫通孔に前記導電性ペーストを充填した前記多孔質基 材から前記離型性フィルムを剥離する工程と、前記多孔 質基材の前記離型性フィルムを剥離した面に金属箔を張 り合わせる工程と、前記金属箔を張り合わせた前記多孔 質基材を加熱加圧して圧縮し、前記導電性ペースト中の 導電物質を緻密化する工程とを有する回路形成用基板の 製造方法。

【請求項3】多孔質基材を加熱加圧して圧縮する工程に おいて、その圧縮率が10~60%である請求項1また は2記載の回路形成用基板の製造方法。

【請求項4】貫通孔に導電性ペーストを充填する工程以 前に、離型性フィルムを備えた被圧縮性を有する多孔質 基材を予備圧縮する工程を付加した請求項1または2記 載の回路形成用基板の製造方法。

【請求項5】離型性フィルムを備えた被圧縮性を有する 多孔質基材が有機材料を主材料とし、前記多孔質基材の 空孔率が10~60%である請求項1または2記載の回 30 10または11記載の回路形成用基板。 路形成用基板の製造方法。

【請求項6】離型性フィルムを備えた被圧縮性を有する 多孔質基材が不織布と熱硬化性樹脂との複合材である請 求項1または2記載の回路形成用基板の製造方法。

【請求項7】導電性ペースト中の導電物質が、銀、金、 銀パラジウム、銅およびこれらの合金の内の一種以上か らなる請求項1または2記載の回路形成用基板の製造方 法。

【請求項8】両面に金属箔を張り合わせた多孔質基材を 加熱加圧して圧縮する工程が、導電性ペーストの粘度を 上昇させる第1の工程と、前記金属箔と前記多孔質基材 とを接着する第2の工程とからなる請求項1または2記 載の回路形成用基板の製造方法。

【請求項9】導電性ペーストのゲル化温度が多孔質基材 を構成する樹脂の軟化温度より低い請求項1または2記 載の回路形成用基板の製造方法。

【請求項10】多孔質基材に設けられた貫通孔に充填さ れた導電性ペーストによって前記多孔質基材の両面に接 着された金属箔が電気的に接続されており、かつ前記多 孔質基材は両面に前記金属箔が接着された後に加熱加圧 50 して圧縮されたものである回路形成用基板。

【請求項11】多孔質基材に設けられた貫通孔に充填さ れた導電性ペーストによって前記多孔質基材の両面に接 着された金属箔が電気的に接続されており、かつ前記多 孔質基材は両面に前記金属箔が接着された後に加熱加圧 して圧縮され、かつ前記導電性ペーストは前記貫通孔に 充填されるときにバインダに対する導電物質の構成比が 増大させられ、前記多孔質基材が加熱加圧して圧縮され るときに前記導電性ペースト中の導電物質が緻密化され るものである回路形成用基板。

【請求項12】多孔質基材が、加熱加圧により圧縮率が、 10~60%の範囲で圧縮されたものである請求項10 または11記載の回路形成用基板。

【請求項13】多孔質基材が、貫通孔に導電性ペースト を充填する以前に予備圧縮されたものである請求項10 または11記載の回路形成用基板。

【請求項14】多孔質基材が有機材料を主材料とし、前 記多孔質基材の空孔率が10~60%である請求項10 または11記載の回路形成用基板。

【請求項15】多孔質基材が、不織布と熱硬化性樹脂と 20 の複合材である請求項10または11記載の回路形成用 基板。

【請求項16】導電性ペースト中の導電物質が、銀、 金、銀パラジウム、銅およびこれらの合金の内の一種以 上からなる請求項10または11記載の回路形成用基 板。

【請求項17】多孔質基材が、導電性ペーストの粘度を 上昇させる第1の工程と金属箔と多孔質基材とを接着す る第2の工程において加熱加圧されたものである請求項

【請求項18】導電性ペーストのゲル化温度が多孔質基 材を構成する樹脂の軟化温度より低い請求項10または 11記載の回路形成用基板。

【請求項19】請求項10または11記載の回路形成用 基板の両面に回路パターンを形成する回路基板の製造工 程と、多孔質基材に貫通孔を設け、前記貫通孔に導電性 ペーストを充填する中間接続体の製造工程と、複数の前 記回路基板の間にそれぞれ前記中間接続体を挟持し、加 熱加圧する工程とを有する多層回路基板の製造方法。

【請求項20】請求項10または11記載の回路形成用 40 基板の両面に回路パターンを形成してなる複数の回路基 板と貫通孔に導電性ペーストを充填した多孔質基材から なる中間接続体とが前記回路基板が最外層に配されるよ うに交互に積層されている多層回路基板。

【請求項21】請求項10または11記載の回路形成用 基板の両面に回路パターンを形成する回路基板の製造工 程と、多孔質基材に貫通孔を設け、前記貫通孔に導電性 ペーストを充填する中間接続体の製造工程と、前記回路 基板の上に前記中間接続体を張り付け、その上に他の金 属箔を張り付けた後、加熱加圧する工程と、前記他の金

属箔を加工して回路パターンを形成する工程とを有する 多層回路基板の製造方法。

【請求項22】請求項10または11記載の回路形成用 基板の両面に回路パターンを形成してなる回路基板の上 に、貫通孔に導電性ペーストを充填した多孔質基材が加 熱加圧して圧縮されて積層されており、前記多孔質基材 の上の金属箔に他の回路パターンが形成されてなる多層 回路基板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、両面に金属箔を有する 回路形成用基板の製造方法および回路形成用基板に関す る。

[0002]

【従来の技術】近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても多層回路基板が強く要望されるようになってきた。このような多層回路基板では、複数層の回路パターンの間をインナビアホール接続する接続方法および信頼度の高い構造が必要である。

【0003】以下従来の2層回路基板の製造方法につい て説明する。図8(a)~(e)は従来の2層回路基板 の製造方法を示す工程断面図である。まず、図8(a) に示すように、シート81を片面に張り付けたガラスエ ポキシ基板などの絶縁基板82の所定の箇所に貫通孔8 3を形成し、その絶縁基板82の下面に第1の銅箔84 を接着する。次に図8(b)に示すように、貫通孔83 に導電性ペースト85を充填する。この導電性ペースト 85はシート81を印刷マスクとして印刷することによ 82からシート81を剥離すると貫通孔83の内部に導 電性ペースト85が充填される。しかしながら、貫通孔 83の上部にはシート81の厚みに依存する量の導電性 ペースト85が絶縁基板82の表面以上に盛り上がった 形状で残ることがある。次に図8(d)に示すように、 絶縁基板82の上面に第2の銅箔86を張り付けた後、 絶縁基板82と第2の銅箔86とを本接着するととも に、導電性ペースト85を硬化させる。次に図8(e) に示すように、第1の銅箔84および第2の銅箔86を 選択的にエッチングして第1の回路パターン87aおよ び第2の回路パターン87bを形成する。

【0004】このようにして、第1の回路パターン87 aと第2の回路パターン87bとは貫通孔83に充填された導電性ペースト85によってインナビアホール接続され、2層配線回路基板88が得られる。

【0005】次に従来の多層回路基板の製造方法について、4層回路基板を例として説明する。

【0006】図9(a)~(d)は従来の多層回路基板 ンナビアホール接続の個数および回路の製造方法を示す工程断面図であり、4層回路基板を例 界があり、今後ますます需要が増大すとして示している。まず、図9(a)に示すように、図 50 層基板を実現することが困難である。

8(a)~(e)の工程を経て製造された第1の2層回路基板88の上に、シート91を備え所定の箇所に貫通孔93が形成された絶縁基板92を張り付ける。次に図9(b)に示すように、貫通孔93に導電性ペースト94を充填する。この導電性ペースト94はシート91をマスクとして印刷することにより充填される。次に図9(c)に示すように、絶縁基板92からシート91を剥離すると貫通孔93内のみに導電性ペースト94が充填される。次に図9(d)に示すように、図8(a)~(e)と同様の工程を経て製造された回路パターン96

[0007]

基板が得られる。

【発明が解決しようとする課題】しかしながら上記の従来の構成では、次のような課題を有していた。

a、96bが形成された第2の2層回路基板95を絶縁

基板92の上に張り付けて接着することにより4層回路

【0008】第1に、従来の構成においては、貫通孔に 導電性ペーストを充填する印刷工程において使用できる 導電性ペースト中の導電物質の含有量に制限があり、そのために導電性ペーストおよび導電性ペーストと金属箔間の抵抗値を下げるには不適当であった。すなわち、貫通孔に充填された導電性ペーストの硬化後の抵抗を下げるために導電性ペースト中の導電物質の含有量を上げると、流動性が悪くなり、印刷適性が低下するために充填不良などが発生しやすくなる。

3を形成し、その絶縁基板82の下面に第1の銅箔84 【0009】よって、小口径の貫通孔に導電性ペーストを接着する。次に図8(b)に示すように、貫通孔83 を充填するためには導電性ペーストの流動性をある程度に導電性ペースト85を充填する。この導電性ペースト 上げる必要がある。そのために、導電性ペースト中の導電はシート81を印刷マスクとして印刷することにより充填される。次に図8(c)に示すように、絶縁基板 30 上するが、導電物質の含有量を下げた分だけ導電性ペーストの硬化後の抵抗が高くなる。

【0010】第2に、従来の構成においては、図8

(c)に示すように、シート81の厚みに依存する量の 導電性ペースト85が絶縁基板82の表面以上に盛り上 がった形状で残ることがある。この状態で絶縁基板82 の上に第2の銅箔86を張り付けると、盛り上がった導 電性ペースト85の逃げ場がなくなり、図10(a)に 示すように、第2の銅箔86と絶縁基板82との隙間に 導電性ペースト85が入り込むことがある。このような 絶縁基板82の第2の銅箔86をエッチングして第2の 回路パターン87bを形成すると、図10(b)に示す ように、第2の銅箔86と絶縁基板82との間に入り込 んでいた導電性ペースト85によって短絡路85aが形 成され、近接する回路パターン間の短絡不良の原因とな る。

【0011】以上のような課題を有しているために、従来の回路形成用基板では単位面積当たりに形成できるインナビアホール接続の個数および回路パターン密度に限界があり、今後ますます需要が増大する高密度実装用多層基板を実現することが困難である。

【0012】本発明は上記従来の課題を解決するもの で、導電性ペーストの印刷適性を確保しながらインナビ アホール接続時の導電性ペーストおよび導電性ペースト と金属箔間の接続抵抗を下げ、かつ近接したインナビア ホール間の短絡不良をなくした高性能、高信頼性および 高品質の回路基板を実現するための回路形成用基板の製 造方法、回路形成用基板およびこの回路形成用基板を用 いて構成される多層回路基板を提供することを目的とす る。

[0013]

【課題を解決するための手段】この目的を達成するため に本発明の回路形成用基板の製造方法は、離型性フィル ムを備えた被圧縮性を有し不織布と熱硬化性樹脂の複合 材からなる多孔質基材に貫通孔を設ける工程と、貫通孔 に導電性ペーストを充填する工程と、貫通孔に導電性ペ 一ストを充填した多孔質基材から離型性フィルムを剥離 する工程と、多孔質基材の離型性フィルムを剥離した面 に金属箔を張り合わせる工程と、金属箔を張り合わせた 多孔質基材を加熱加圧して圧縮する工程からなるもので ある。

[0014]

【作用】このように被圧縮性を有し不織布と熱硬化性樹 脂の複合材からなる多孔質基材を使用することによっ て、導電物質の含有量が比較的少なく印刷適性に優れた 導電性ペーストを使用して貫通孔に容易に導電性ペース トを充填することができ、さらに製造工程中において導 電性ペースト中のバインダ成分の一部が不織布の空孔に 浸透し、導電性ペースト中の導電物質の構成比が増大す

【0015】また、被圧縮性を有し不織布と熱硬化性樹 30 ースト4が硬化する。 脂の複合材からなる多孔質基材を使用することによっ て、多孔質基材が加熱加圧によって圧縮される工程にお いて導電性ペーストも圧縮されるが、そのときに導電物 質問からバインダ成分が押し出され、導電物質同士およ び導電物質と金属箔間の結合が強固になり、導電性ペー スト中の導電物質が緻密化される。

【0016】また、被圧縮性を有する多孔質基材を使用 することによって、貫通孔に充填された導電性ペースト のバインダ成分が多孔質基材側に浸透するため充填量が 減少し、多孔質基材とその両面に張り付けられた金属箔 40 との間に導電性ペーストが侵入することがなくなり、近 接する回路パターン間の短絡不良の発生を防止できる。

[0017]

【実施例】以下本発明の一実施例における回路形成用基 板の製造方法について、図面を参照しながら説明する。

【0018】 (実施例1) 図1 (a) ~ (e) は本発明 の第1の実施例における回路形成用基板の製造工程を示 す工程断面図である。まず図1(a)に示すように、両 面にポリエステルなどの離型性フィルム1を備えた厚さ

6 ては、例えば芳香族ポリアミド繊維に熱硬化性エポキシ 樹脂を含浸させた内部に空孔2 a を有する複合材からな る基材(以下アラミドーエポキシシートと称する)が用 いられる。次に図1(b)に示すように、アラミドーエ ポキシシート2の所定の箇所にレーザ加工法などを利用 して貫通孔3を形成する。次に図1(c)に示すよう に、貫通孔3に導電性ペースト4を充填する。導電性ペ ースト4を充填する方法としては、貫通孔3を有するア ラミドーエポキシシート2を印刷機(図示せず)のテー ブル上に設置し、直接導電性ペースト4を離型性フィル ム1の上から印刷する。このとき、上面の離型性フィル ム1は印刷マスクの役割と、アラミドーエポキシシート 2の表面の汚染防止の役割を果たしている。この段階で すでに導電性ペースト4のバインダの一部はアラミドー エポキシシート2側へ浸透し、導電性ペースト4の内部 ではバインダに対する導電物質の構成比が漸次増大して 行く。次にアラミドーエポキシシート2の両面から離型 性フィルム1を剥離する。次に図1(d)に示すよう に、アラミドーエポキシシート2の両面に銅箔などの金 属箔5を張り付ける。この状態で加熱加圧することによ り、図1(e)に示すように、アラミドーエポキシシー ト2が圧縮されるとともにアラミドーエポキシシート2 と金属箔5とが接着される。この工程において、導電性 ペーストも圧縮されるが、そのときに導電物質間からバ インダ成分が押し出され、導電物質同士および導電物質 と金属箔間の結合が強固になり、導電性ペースト中の導 電物質が緻密化されるとともに、アラミドーエポキシシ ート2の厚さは t2 に圧縮され、アラミドーエポキシシ ート2の一構成成分であるエポキシ樹脂および導電性ペ

【0019】本実施例をさらに詳しく説明すると、アラ ミドーエポキシシート2として厚さ tı が150~22 0μm、空孔率が10~60%のアラミドーエポキシシ ートを用いた場合、図1(e)に示す加熱加圧による圧 縮工程の後の厚さ、すなわち t 2 は 6 0 ~ 2 0 0 μ m 、 空孔率は0~5%となり、空孔2aの形状も小さくなっ ている。

【0020】(実施例2)次に本発明の第2の実施例に おける回路形成用基板の製造方法について、図2(a) ~ (f)を参照しながら説明する。まず図2 (a)に示 すように、第1の実施例と同様のアラミドーエポキシシ ート2を準備する。このアラミドーエポキシシート2の 厚さをtaとする。次に図2(b)に示すように、アラ ミドーエポキシシート2を加熱加圧して予備圧縮を行 う。このときアラミドーエポキシシート2はその厚さが t4 に圧縮され、空孔率が減少するとともに、空孔2a の形状も小さくなる。この予備圧縮の目的は、離型フィ ルム1とアラミドーエポキシシート2との密着性を向上 させることにより以降の工程において、アラミドーエポ tı の多孔質基材2を準備する。この多孔質基材2とし 50 キシシート2と金属箔5との界面に導電性ペースト4が

侵入するのを防止することと、導電性ペースト4中のバ インダがアラミドーエポキシシート2側へ浸透す量を制 御することにある。次に図2(c)に示すように、アラ ミドーエポキシシート2の所定の箇所にレーザ加工法な どを利用して貫通孔3を形成する。次に図2 (d) に示 すように、貫通孔3に導電性ペースト4を充填する。導 電性ペースト4を充填する方法としては、貫通孔3を有 するアラミドーエポキシシート2を印刷機(図示せず) のテーブル上に設置し、直接導電性ペースト4を離型性 フィルム1の上から印刷する。このとき、上面の離型性 フィルム1は印刷マスクの役割とアラミドーエポキシシ ート2の表面の汚染防止の役割を果たしている。この段 階ですでに導電性ペースト4のバインダの一部はアラミ ドーエポキシシート2側へ浸透し、導電性ペースト4の 内部ではバインダに対する導電物質の構成比が漸次増大 して行く。次にアラミドーエポキシシート2の両面から 離型性フィルム1を剥離する。次に図2(e)に示すよ うに、アラミドーエポキシシート2の両面に銅箔などの 金属箔5を張り付ける。この状態で加熱加圧することに より、図2 (f) に示すように、アラミドーエポキシシ 20 ート2が圧縮されるとともにアラミドーエポキシシート 2と金属箔5とが接着される。この工程において、導電 性ペーストも圧縮されるが、そのときに導電物質間から バインダ成分が押し出され、導電物質同士および導電物 質と金属箔間の結合が強固になり、導電性ペースト中の 導電物質が緻密化されるとともにアラミドーエポキシシ ート2の厚さはt5に圧縮され、アラミドーエポキシシ ート2の一構成成分であるエポキシ樹脂と導電性ペース ト4とが硬化する。

ミドーエポキシシート2として厚さ t 3 が 1 5 0 ~ 2 2 0μmで空孔率が40~60%のアラミドーエポキシシ ートを用いた場合、まず図2(b)に示す加熱加圧によ る予備圧縮工程の後の厚さ、すなわち t4 は100~1 50μm、空孔率は10~30%となり、空孔2aの形 状も小さくなっている。さらに図2(f)に示す圧縮工 程の後の厚さ、すなわち t 5 は 9 0 ~ 1 0 0 µ m、空孔 率は0~5%となり、空孔2aの形状もさらに小さくな っている。

【0022】(実施例3)次に本発明の第3の実施例に 40 おける回路形成用基板の製造方法について、図3(a) ~ (f) を参照しながら説明する。まず図3 (a) に示 すように、少なくとも一方の面にポリエステルなどの離 型性フィルム1を備えた厚さ t 6 のアラミドーエポキシ シート2を準備する。このアラミドーエポキシシート2 としては、第1の実施例と同様内部に空孔2aを有する アラミドエポキシシートが用いられる。次に図3(b) に示すように、アラミドーエポキシシート2の所定の箇 所にレーザ加工法などを利用して貫通孔3を形成する。 次に図3(c)に示すように、アラミドーエポキシシー 50

8

ト2の下面に銅箔などの第1の金属箔5aを張り付け る。なお両面に離型性フィルム1を備えた多孔質基材を 使用した場合は、下面の離型性フィルムを剥離してから 第1の金属箔5aを張り付ける。次に図3(d)に示す ように、貫通孔3に導電性ペースト4を充填する。導電 性ペースト4を充填する方法としては、貫通孔3を有す るアラミドーエポキシシート2を印刷機(図示せず)の テーブル上に設置し、直接に導電性ペースト4を離型性 フィルム1の上から印刷する。このとき、上面の離型性 フィルム1は印刷マスクの役割と、アラミドーエポキシ シート2の表面の汚染防止の役割を果たしている。この 段階ですでに導電性ペースト4のバインダの一部はアラ ミドーエポキシシート2側へ浸透し、導電性ペースト4 の内部ではバインダに対する導電物質の構成比が漸次増 大して行く。次にアラミドーエポキシシート2の上面か ら離型性フィルム1を剥離する。次に図3(e)に示す ように、アラミドーエポキシシート2の上面に銅箔など の第2の金属箔5bを張り付ける。この状態で加熱加圧 することにより、図3(f)に示すように、アラミドー エポキシシート2が圧縮されるとともにアラミドーエポ キシシート2の下面には第1の金属箔5 a が、上面には 第2の金属箔5bがそれぞれ接着される。この工程にお いて、導電性ペーストも圧縮されるが、そのときに導電 物質間からバインダ成分が押し出され、導電物質同士お よび導電物質と金属箔間の結合が強固になり、導電性ペ ースト中の導電物質が緻密化されるとともにアラミドー エポキシシート2の厚さはtrに圧縮され、アラミドー エポキシシート2の一構成成分であるエポキシ樹脂と導 電性ペースト4とが硬化する。

【0021】本実施例をさらに詳しく説明すると、アラ 30 【0023】本実施例をさらに詳しく説明すると、アラ ミドーエポキシシート2として厚さ t 6 が 1 5 0 ~ 2 2 Ομm、空孔率が10~60%のアラミドーエポキシシ ートを用いた場合、図3 (f) に示す加熱加圧による圧 縮工程の後の厚さ、すなわち t 7 は60~200μm、 空孔率は0~5%となり、空孔2aの形状も小さくなっ ている。

> 【0024】なお図3(a)に示すアラミドーエポキシ シート2として第2の実施例において使用したところの 予備圧縮して厚さと空孔率を減じたものを用いてもよ V.

> 【0025】以上説明した第1、第2または第3の実施 例において使用する導電性ペースト4に含有される導電 物質としては、銀、金、銀パラジウム、銅およびこれら の合金の一種以上のもが使用できる。また導電物質の形 状は球状であることが望ましい。すなわち、導電物質と して球状の金属粒子を使用することにより、導電性ペー スト4に圧力が加えられた時、金属粒子同士の接触部か らバインダを押し出し易く、また金属粒子同士の接触部 が塑性変形しやすいために金属粒子同士および金属粒子 と金属箔とが強固に結合し、インナビアホール接続時の

抵抗を極めて低くすることができる。

【0026】また第1、第2または第3の実施例において、金属箔5によって挟持されたアラミドーエポキシシート2を加熱加圧して圧縮する工程を、導電性ペースト4の粘度を上昇させる第1の工程と、金属箔5とアラミドーエポキシシート2とを接着する第2の工程とから構成してもよい。この場合には、まず第1の工程で導電性ペースト4の粘度が上昇するため、第2の工程で導電性ペースト4がアラミドーエポキシシート2と金属箔5との界面に侵入することを防止できる。このことは特に高密度実装用の回路基板で貫通孔3同士の間隔が狭くなってきた場合に効果を発揮する。

【0027】また第1、第2または第3の実施例において、導電性ペースト4のゲル化温度をアラミドーエポキシシート2の一構成成分であるエポキシ樹脂の軟化温度より低く設定しておくことにより、金属箔5に挟持されたアラミドーエポキシシート2を加熱加圧して圧縮する工程において、まず最初に導電性ペースト4のゲル化が始まり、ある程度粘度が上昇してからアラミドーエポキシシート2の一構成成分であるエポキシ樹脂が軟化し始20めるため、導電性ペースト4がアラミドーエポキシシート2と金属箔5との界面に侵入することを防止できる。このことは特に高密度実装用の回路基板で貫通孔3同士の間隔が狭くなってきた場合に効果を発揮する。

【0028】次に第1、第2または第3の実施例において特に重要な意味を持つ、加熱加圧による多孔質基材の圧縮について説明する。圧縮率は、加熱加圧前の多孔質基材の厚さをT、加熱加圧後のアラミドーエポキシシート2の厚さをtとして式(1)で表される。

【0029】圧縮率=(T-t)/T (1)図4は多孔質基材を圧縮するプレス圧力と圧縮率および厚さの関係を示す図である。さらに詳しく説明すると、多孔質基材として厚さ 200μ m、空孔率40%のアラミドーエポキシシートを使用し、100℃で3分間加圧したときのプレス圧力と圧縮率および厚さとの関係を示したものである。図4に示すように、プレス圧力の増大ともに多孔質基材の厚さは減少するが、プレス圧力が圧縮率の転移点Pを超えると厚さの変化は小さくなる。圧縮率はこの厚さの変化を式(1)に代入して求めたものである。

【0030】したがって、第2の実施例における図2 (b)の工程で行う予備圧縮は図4に示す圧縮率の転移 点Pに達するまでの領域内で行い、図2(f)の工程、 図1(e)の工程および図3(f)の工程で行う圧縮は 圧縮率の転移点P以降の領域で行うことが望ましい。

【0031】図5は圧縮率と貫通孔に充填された導電性ペーストの抵抗値との関係を示す図であり、縦軸は貫通孔1個あたりの抵抗値を示している。図5の測定に使用した試料は次のようにして作成した。まず多孔質基材として厚さ200μmのアラミドーエポキシシートを使用 50

10

し、100℃で予備圧縮を行った後、レーザ加工法を用いて直径0.2mmの貫通孔を形成した。次にこの貫通孔に、金属粒子としての銀パウダーをバインダとしての無溶剤型エポキシ樹脂に分散させた導電性ペーストを充填した後、アラミドーエポキシシートの両面に銅箔を張り合わせ、170℃で60分間プレスした。次に両面の銅箔をエッチングして500個の貫通孔が直列に接続された回路パターンを形成した。この回路パターンの総抵抗値を測定し、貫通孔1個あたりの抵抗値を算出した。

【0032】図5に示すように、抵抗値は圧縮率の増加 とともに急激に減少し、その圧縮率が抵抗値の転移点R を超えると抵抗値の変化は小さくなり、安定した電気的 接続が得られた。

【0033】(実施例4)次に本発明の一実施例における回路形成用基板について、図面を参照しながら説明する。

【0034】図6は本発明の一実施例における回路形成 用基板の断面図である。図6に示すように、本実施例の 回路形成用基板は、アラミドーエポキシシート2に設け 20 られた貫通孔3に充填された導電性ペースト4によって アラミドーエポキシシート2の両面に接着された金属箔 5が電気的に接続されている。貫通孔3に充填された導 電性ペースト4は、導電性ペースト4を充填する工程以 降に漸次導電物質の構成比が増大して行き、金属箔5を 接着した後の圧縮工程で導電物質間からバインダ成分が 押し出され、導電物質同士および導電物質と金属箔間の 結合が強固になる。その結果、本実施例における導電性 ペースト4は従来のインナビアホール接続に用いられて いる導電性ペーストに比べて導電物質が緻密化されてい 30 る。

【0035】(実施例5)次に本発明の一実施例における多層回路基板の製造方法について、図面を参照しながら説明する。

【0036】図7(a)~(i)は、本発明の一実施例における多層回路基板の製造方法を示す工程断面図であり、(a)、(b)は第1の回路基板を形成する工程を、(c)、(d)は第2の回路基板を形成する工程を、(e)~(g)は第1の回路基板と第2の回路基板と積層し相互接続するために用いる中間接続体を形成する工程を、(h)、(i)は第1の回路基板と第2の回路基板との間に中間接続体を介在させて積層し多層回路基板との間に中間接続体を介在させて積層し多層回路基板を形成する工程をそれぞれ示している。

【0037】まず図7(a)に示すように、図1(a)~(e)、図2(a)~(f)または図3(a)~(f)によって形成された第1の回路形成用基板21を準備する。次に図7(b)に示すように、両面の銅箔などの金属箔5をそれぞれ通常のパターン形成方法によりエッチングして回路パターン22を備えた第1の回路基板23を製造する。同様に図7(c)、(d)により第2の回路形成用基板24を処理して、回路パターン25

造することができる。

II

を備えた第2の回路基板26を製造する。なおこれらの 回路基板23、26はこの状態で2層配線回路基板とし て使用できる。

【0038】第1の回路基板23および第2の回路基板 26の製造工程とは別に、図7(e)~(g)に示す工 程で中間接続体31を製造する。まず図7(e)に示す ように、離型性フィルム27を備えた厚さt8 のアラミ ドーエポキシシート28を準備する。次に図7(f)に 示すように、アラミドーエポキシシート28の所定の箇 所にレーザ加工法などを利用して貫通孔29を形成す る。次に図7(g)に示すように、貫通孔29に導電性 ペースト30を充填する。導電性ペースト30を充填す る方法としては、貫通孔29を形成したアラミドーエポ キシシート28を印刷機のテーブル(図示せず)の上に 設置し、直接導電性ペースト30を離型性フィルム27 の上から印刷する。このとき、上面の離型性フィルム2 7は印刷マスクの役割と、アラミドーエポキシシート2 8の表面の汚染防止の役割を果たしている。導電性ペー スト30を印刷した後、離型性フィルム27を除去して 中間接続体31が製造される。なお貫通孔29は図7 (h)、(i)の工程において、相互接続すべき回路バ ターンに対応させて必要な数だけ設けておく。

【0039】次に第1の回路基板23と第2の回路基板 26とを中間接続体31を用いて積層する工程について 説明する。まず図7(h)に示すように、第1の回路基 板23の上に中間接続体31を重ね、その上に第2の回 路基板26を重ねる。次に図7(i)に示すように、加 熱加圧して第1の回路基板23と第2の回路基板26と を接着するとともに、回路パターン22と回路パターン される。この工程において、中間接続体31が厚さtg に圧縮されるとともに硬化し、導電性ペースト30が硬 化する。

【0040】本実施例における中間接続体31の製造工 程についてさらに詳しく説明すると、アラミドーエポキ シシート28として厚さ t 8 が 1 5 0 ~ 2 2 0 μ m、空 孔率が10~60%のアラミドーエポキシシートを用い た場合、図7(h)に示す加熱加圧による圧縮工程の後 の厚さ、すなわち tg は60~ 200μ m、空孔率は0~5%にまで圧縮される。

【0041】またさらに積層数の多い多層回路基板を製 造するには、必要な枚数の回路基板とそれらの間を相互 接続する中間接続体を準備し、それぞれの回路基板の間 に中間接続体を挿入した後、加熱加圧して一度に積層す るか、または図7(h)、(i)の工程を繰り返して中 間接続体と回路基板および回路基板とを1組づつ重ねて 加熱加圧して積層してもよい。

【0042】なお回路基板の上に中間接続体を積層し、 その上にさらに他の金属箔を積層し、加熱加圧して回路 基板と中間接続体と他の金属箔とを接着した後、他の金 50

属箔をエッチングして回路パターンを形成する方法また はこの方法を繰り返すことによっても多層回路基板を製

12

【0043】以上説明した多層回路基板の製造方法にお いては、中間接続体31の貫通孔29の下面が開放され た状態で導電性ペースト30が充分に充填されており、 図7(g)の工程の後に光学的手段等を用いて、中間接 続体31を単体で検査することができる。したがって、 図7(h)の工程では、第1の回路基板23、第2の回 路基板26および中間接続体31が総て検査済みの状態 で積層することになるため、高い工程歩留まりが確保で き、コスト上昇が抑えられる。一方従来の多層回路基板 の製造工程においては、図9(a)~(c)に示すよう に、本実施例の中間接続体31に相当するものが回路基 板88の上に直接積層する方法で形成されるため、それ ぞれの工程で不良が発生すると良品である回路基板88 も同時に捨てなければならないため、コストが上昇す

【0044】また以上説明した製造方法により製造され 20 た多層回路基板では、第1の回路基板23と第2の回路 基板26とが加熱加圧により圧縮する中間接続体31を 用いて相互接続されており、導電性ペースト30中の導 電物質が緻密化されるとともに導電物質と回路パターン 22、25の間の接触が良くなるためにインナビアホー ル接続時の抵抗が極めて低くなる。したがって、インナ ビアホール接続の個数が増大する高密度または高多層の 回路基板に適用して特に上記の効果が顕著になる。

[0045]

【発明の効果】以上のように本発明は、離型性フィルム 25は導電性ペースト30によりインナビアホール接続 30 を備えた被圧縮性を有する不織布と熱硬化性樹脂の複合 材からなる多孔質基材に貫通孔を設ける工程と、その貫 通孔に導電性ペーストを充填する工程と、貫通孔に導電 性ペーストを充填した多孔質基材から離型性フィルムを 剥離する工程と、多孔質基材の離型性フィルムを剥離し た面に金属箔を張り合わせる工程と、金属箔を張り合わ せた多孔質基材を加熱加圧して圧縮する工程とから構成 されているため、低抵抗で高信頼性のインナビアホール 接続を有する回路形成用基板の製造方法および回路形成 用基板を実現できる。

> 【0046】すなわち本発明によれば、製造工程中にお 40 いて導電性ペースト中のバインダ成分の一部が多孔質基 材の空孔に浸透し、導電性ペースト中の導電物質の構成 比が増大する。

【0047】さらに、金属箔を張りつけた後に多孔質基 材を加熱加圧する工程において導電性ペーストも圧縮さ れるが、そのときに導電物質間からバインダ成分が押し 出され、導電物質同士および導電物質と金属箔間の結合 が強固になり、導電性ペースト中の導電物質が緻密化さ れる。

【0048】したがって本発明によれば、微小な口径の

インナビアホール接続を必要とする高密度回路基板、多数個のインナビアホール接続を必要とする高多層の多層 回路基板、低回路インピーダンスが要求される低雑音用 回路基板または高周波用回路基板などを容易に実現でき る。

【図面の簡単な説明】

【図1】本発明の第1の実施例における回路形成用基板の製造方法を示す工程断面図

【図2】本発明の第2の実施例における回路形成用基板の製造方法を示す工程断面図

【図3】本発明の第3の実施例における回路形成用基板の製造方法を示す工程断面図

【図4】多孔質基材を圧縮するプレス圧力と圧縮率および厚さの関係を示す図

【図5】圧縮率と貫通孔に充填された導電性ペーストの 抵抗値との関係を示す図

【図1】

【図 6 】本発明の一実施例における回路形成用基板の断面図

14

【図7】本発明の一実施例における多層回路基板の製造 方法を示す工程断面図

【図8】従来の2層回路基板の製造方法を示す工程断面 図


【図9】従来の多層回路基板の製造方法を示す工程断面 図

【図10】従来の2層回路基板の製造方法における課題 10 を示す断面図


【符号の説明】


- 1 離型性フィルム
- 2 アラミドーエポキシシート (多孔質基材)
- 3 貫通孔
- 4 導電性ペースト
- 5 金属箔


【図2】





【図6】















【図8】



【図9】









[図10]

87a





フロントページの続き

(31)優先権主張番号 特願平5-3263

(32) 優先日 平 5 (1993) 1 月 12日

(33) 優先権主張国 日本(JP)

(72)発明者 堀尾 泰彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 塚本 勝秀

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 福村 泰司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内